【《極化碼的實現發展研究國內外文獻綜述》3800字】

極化碼的實現發展研究國內外文獻綜述研究背景隨著移動通信的發展，目前5G已經在我國一些大中城市中得到了商用。國際電信聯盟定義了5G的三大使用場景：增強型移動寬帶、高可靠低時延通信和大規模機器通信。三大使用場景包羅萬象，像超高速移動通信、物聯網等。通常使用可靠性和有效性來衡量一個通信系統的性能，5G以及未來的通信必將對這兩個性能指標提出巨大的挑戰。為了提高通信系統的可靠性，通常使用的是糾錯編碼技術，對應圖1.1基本通信系統中的信道編碼部分。常用的做法是在發送信息中加入一些冗余信息，是一種犧牲通信的有效性來換取可靠性的技術REF_Ref67642481\r\h[1]。基本通信系統模型信息論的奠基人香農在1948年發表的論文《通信的數學理論》REF_Ref67642494\r\h[2]中證明出當信息傳輸率低于信道容量的時候，采用合適的編碼技術，總可以達到信息容量。香農本人并沒有給出這種具體的編碼技術，半個多世紀以來，許多學者對這種編碼技術進行了研究，信息傳輸率也不斷逼近信道容量。在1993年，Turbo碼REF_Ref67642502\r\h[3]由法國學者Berrou提出，該碼是首個得以接近香農限的現實可靠的編碼。Turbo碼是一種級聯碼，長碼通過交織器由短碼來構造生成，為了逼近最大似然譯碼性能，譯碼采用軟輸出迭代譯碼算法。Turbo碼在低信噪比的場景下擁有優越的性能，在3G和4G移動通信系統中已經發揮了巨大的作用。另一種逼近香農限的編碼是低密度奇偶校驗碼（LowDensityParityCheck，LDPC）。LDPC碼REF_Ref67642509\r\h[4]是一種線性分組碼，最開始在1962年由Gallager提出，但受限于當時的計算機性能，被時代拋棄一段時間。在1996年Mackay等人重新研究了LDPC碼REF_Ref67642520\r\h[5]，發現LDPC碼是一個好碼，并且具有更低的譯碼復雜度。之后學者進一步研究發現LPDC長碼的性能可以優于Turbo碼，可以進一步接近香農限，而且LPDC碼具有可并行譯碼、硬件易于實現的優點，因此被選為5G的主要信道編碼方案之一。雖然上面兩種編碼方式，通過實驗仿真具有逼近香農限的能力，但沒有理論支撐它們確實能逼近香農限。直到2009年，土耳其教授Arikan提出了在無記憶二進制離散信道下的編碼方案極化碼REF_Ref67642527\r\h[6]，并且在數學上嚴格證明了極化碼可以達到香農限。Arikan通過對兩個獨立的二進制離散信道進行組合和拆分，發現信道的截止頻率會升高，而總的信道容量是不變的，單個信道的容量會向兩邊偏移。基于此項發現，Arikan提出了信道極化理論和極化碼。盡管極化碼提出只有短短十幾年，但已經取得了輝煌的成就。在2016年，由中國通信公司華為主推的極化碼，被選為5G增強移動帶寬場景下控制信道的解決方案。目前，隨著5G商用的普及，各大通信廠商也推出了自己的網絡設備和終端，希望能在5G的時代擁有自己的一席之地。隨著聯發科天鞏1000、華為麒麟990芯片的發布，5G的商業競爭更加白熱化。而極化碼在5G商用的實現上，仍然存在較大的上升空間。對于用戶來說，追求的是更低的時延、更高的數據速率和更低的功耗，極化碼的硬件實現在這些方面還需要改進。為了適應5G快速更替的挑戰，本文對極化碼的硬件實現進行研究。由于極化碼是線性分組碼，編碼方式就是一個矩陣乘積問題，易于實現，本文主要對極化碼譯碼算法研究并基于FPGA實現高吞吐率和低譯碼時延的極化碼譯碼器。極化碼國內外研究現狀極化碼只有當碼長趨近于無限時才能達對稱信道的容量，然而在實際的通信系統中，碼長是有限的，因此在糾錯性能方面，Arikan教授在論文中的提到的SC譯碼算法性能不如LDPC碼，尤其對于短碼長的極化碼。原因主要有兩個方面，一是碼長有限，信道極化不完全；二是串行抵消（SuccessiveCancellation，SC）譯碼算法采用串行逐比特譯碼的方式，譯碼過程中如果前面碼元譯碼結果出現了錯誤，那么后面碼元也大概率會出現錯誤。為了解決SC譯碼算法性能低的問題，Vardy等學者提出了串行抵消列表（SuccessiveCancellationList，SCL）譯碼算法REF_Ref67642549\r\h[7]。該算法將譯碼過程中出現的多條路徑使用列表存儲起來，將SC譯碼算法由深度優先轉換為廣度優先，大大降低了譯碼誤碼率。隨后Balatsoukas等人將SC和SCL譯碼算法中似然比的運算REF_Ref67642557\r\h[8]，由實數域轉換為對數域，這樣計算過程中的乘除法在對數域就變成了加減法的運算，不僅大大降低了軟件實現過程中的計算復雜度，而且對硬件結構的簡化也很有幫助。為了進一步提高譯碼算法的性能，牛凱等學者提出了CRC串行抵消列表（CRC-AidedSuccessiveCancellationList，CA-SCL）譯碼算法REF_Ref67642563\r\h[9]，該算法將循環冗余校驗（CyclicRedundancyCheck，CRC）技術引入到SCL譯碼算法中。首先在極化碼編碼時加入CRC校驗比特，然后對譯碼過程中存在的L條路徑進行CRC校驗，刪選出滿足CRC校驗和為0的路徑，仿真結果表明該算法相對SCL譯碼算法性能更好。王敏則是將CRC技術引入到SC譯碼算法中REF_Ref67864273\r\h[10]，有效的提高SC譯碼的性能。由于極化碼與RM（ReedMuller）碼類似，Arikan教授研究了RM碼的譯碼方法后提出了極化碼的BP譯碼算法REF_Ref67642573\r\h[11]。BP譯碼算法相對SC系列的譯碼算法最大的改進是譯碼時延很低，但是譯碼過程中存在著大量的迭代運算，存在著很高的計算復雜度REF_Ref67642579\r\h[12]。目前在極化碼糾錯性能方面，比較好的譯碼算法還是CA-SCL譯碼算法，可以保證即使在碼長較短的情況下，糾錯性能也高于LDPC碼。極化碼相對其它糾錯編碼技術在譯碼延遲方面較差。主要原因一是SC譯碼算法是逐比特譯碼，后面碼元的譯碼結果需要前面已經譯出碼元的結果，不能并行化譯碼。二是為了使信道極化完全，必須使用碼長較長的極化碼，而長碼會進一步增加串行譯碼的延遲。為了降低SC譯碼算法的譯碼延遲，Alamdar等人提出了簡化的串行抵消（SimplifiedSuccessiveCancellation，SSC）譯碼算法REF_Ref67642588\r\h[13]。該算法由部分碼的概念引出，將節點分為1速率節點和0速率節點。對于0速率節點，可以直接將碼字譯為0，不用繼續走譯碼流程；對于1速率節點，按照SC譯碼算法進行判決，該算法有效的降低了譯碼延遲。為了證明SSC譯碼算法的實用性，同時期的Zhang等人對SSC譯碼算法進行了硬件實現。實驗結果表明，硬件環境一致的情況下，SSC譯碼算法相較于SC譯碼算法可以降低39.6%的譯碼延遲REF_Ref67642594\r\h[14]。然而SSC譯碼算法中還存在著大量的混合節點，這些混合節點的譯碼依然存在著較大的延遲，為了優化混合節點的譯碼延遲，Sarki等人基于最大似然譯碼算法提出了ML-SSC譯碼算法REF_Ref67642602\r\h[15]，該算法使用窮盡搜索最大似然比的方式處理SSC譯碼算法中的混合節點。實驗結果表明時延可以進一步降低，但是譯碼復雜度卻增加了。陳凱等學者研究了并行SC譯碼算法來降低譯碼時延，在碼長較短時候取得了較好的效果REF_Ref67865752\r\h[16]。為了兼顧譯碼性能和譯碼時延，Hashemi等學者研究了在譯碼性能較好的SCL譯碼算法上使用SSC算法，提出了Fast-SSCL（FastSimplifiedSuccessiveCancellationList）算法REF_Ref67642610\r\h[17]REF_Ref67642612\r\h[18]，并且將SSC譯碼算法中的數學公式進行簡化便于硬件實現，但是簡化后譯碼性能方面稍微削弱了。當列表數很大時，Fast-SSCL算法中的剪枝操作時延會很高，Xia等人提出使用雙閡值法REF_Ref67642619\r\h[19]來進行處理，實驗結果表明雙閡值法可以有效降低譯碼時延。但列表數很大時，資源消耗就會很高。由于SC系列譯碼算法是逐比特譯碼，因此改進譯碼時延的另一個方向是一次譯多個碼元，從譯碼碼樹角度看就是對碼樹進行剪枝操作。Yuan等學者先后提出了雙比特判決SC譯碼算法REF_Ref67642625\r\h[20]和多比特SCL譯碼算法REF_Ref67642631\r\h[21]，然而依然存在硬件實現復雜度高的問題。黃志成等人將流水線結構引入到多比特譯碼算法中，但是流水線結構需要額外的邏輯控制，目前只局限在碼長較短的情況下REF_Ref67865692\r\h[22]。邊鑫等人則將雙比特推廣到四比特，提出四比特譯碼算法REF_Ref67865702\r\h[23]，相較于雙比特，譯碼時延進一步降低。極化碼硬件實現的發展極化碼編譯碼理論的研究為硬件的實現打下了基礎，目前極化碼的硬件實現上都是以低時延、高吞吐率為設計目標。實現上大都具有這樣一個特點：為了適應硬件結構，對理論計算進行一定的簡化，例如使用加減法代替乘除法、使用定點數代替浮點數等。這樣操作后在硬件實現上不僅可以簡化硬件結構，而且還能節省存儲空間。在硬件架構方面，首先被提出的是基于SC譯碼算法的架構，然后是SCL算法的硬件架構。在2011年，Leroux等人利用SC譯碼算法與快速傅里葉變換類似的計算結構提出了一種蝶形架構，該譯碼器因此被稱為FFT-likeSC譯碼器REF_Ref67642643\r\h[24]。對于蝶形結構，對存儲空間有巨大的需求，這篇文章同時提出了一種樹型結構來節省資源，Leroux設計的SC譯碼器為接下來的譯碼器設計提供了思路。在2013年Leroux等人為了提高樹型譯碼器的性能提出了一種半平行結構的譯碼器架構REF_Ref67642649\r\h[25]。半平行結構可以有效降低長碼長極化碼對資源的消耗，同時對于對數似然比的運算進行了5bit量化，在降低計算復雜度的同時也減少了對硬件資源的消耗。實驗結果表明，在經過量化后，譯碼性能逼近于直接使用浮點數進行計算的性能。在2014年，Balatsoukas等人首次提出了SCL譯碼器的硬件實現架構REF_Ref67642657\r\h[26]，這個架構是基于似然比的計算，計算復雜度高并且占用存儲空間較大。2015年，Balatsoukas對原有架構進行了優化，采用對數似然比來簡化計算REF_Ref67642663\r\h[27]，提出了基于對數似然比的硬件架構，該架構明顯降低了計算的存儲復雜度。對于SCL譯碼算法，存在L條譯碼路徑，當譯碼路徑大于L時就需要使用排序算法來刪選出滿足要求的L條路徑。當L較大時，路徑排序算法也是一個關鍵步驟。Kong等人提出了一種分離式排序方法REF_Ref67642669\r\h[28]。該方法設定一個閾值來過濾部分不符合要求的路徑，對剩下的路徑排序，實驗結果表明該方法可以降低50%的排序復雜度。接下來譯碼器架構進行到了快速譯碼階段。這個時期提出的譯碼器架構REF_Ref67642676\r\h[29]REF_Ref67642682\r\h[30]都是以SCL算法為基礎，結合新被提出的快速譯碼方法來進行設計。2018年Hashemi等人做了進一步研究，提出了一種通過分割子樹來提高吞吐率的譯碼器架構REF_Ref67642688\r\h[31]。這種架構不僅具有優秀的糾錯性能，而且對計算復雜度和存儲復雜度也顯著改善。