第3章 存儲器系統new課件

嵌入式系統李163.com第三章目錄3.1存儲系統概述3.2存儲設備組織3.3存儲器時序3.4存儲器接口3.1存儲系統概述3.1.1半導體存儲器3.1.2存儲器的性能指標3.1.3常用的幾種存儲器3.1.1半導體存儲器作用存放程序與數據嵌入式系統存儲器的特殊要求集成度高、體積小、功耗低發展趨勢片上集成Why？——性能、可靠性、成本片內存儲器VS片外存儲器片內：速度快、容量小片外：容量大、速度慢3.1.2存儲器的性能指標性能指標只讀性揮發性存儲容量速度功耗可靠性3.1.2存儲器的性能指標（續）只讀存儲器MaskROM——固定掩模型ROMOTP——一次可改寫ROMPROM——可多次改寫的ROM主要用于存放固化信息受到Flash、EEPROM技術的挑戰3.1.2存儲器的性能指標（續）速度存取時間/訪問時間從啟動一次存儲器操作到完成該操作所用時間存儲周期/訪問周期連續兩次啟動同一存儲器進行存取操作所需的最小時間間隔訪問時間主要受限于工藝雙極型工藝（快、功耗大、貴）CMOS工藝（慢、功耗低）3.1.3常用的幾種存儲器SRAM（靜態隨機存儲器）存儲密度小6管結構，占用較大芯片面積價格較高功耗較高容量較小存取速度快接口時序簡單3.1.3常用的幾種存儲器（續）DRAM（動態隨機存儲器）存儲密度大單管結構單位存儲成本較低功耗較低容量較大接口時序復雜需要刷新電路3.1.3常用的幾種存儲器（續）EEPROM非揮發存儲密度小單位存儲成本較高容量小寫入有限制，頁寫要等待接口時序簡單，一般采用串行接口小量參數存儲3.1.3常用的幾種存儲器（續）Flash（閃存存儲器）非揮發存儲密度大單位存儲成本較低容量大接口時序復雜——擦除和寫入NORFlash&NANDFlash3.1.3常用的幾種存儲器（續）并行接口存儲器引腳數目多——三大總線地址、控制總線數據總線（8/16/32位）存儲容量大適用于大容量存儲場合存取速度快引腳多，接口復雜3.1.3常用的幾種存儲器（續）串行接口存儲器引腳數目極少存儲容量較小適用于較小存儲容量場合存取速度較慢使用串行接口通信，接口標準化2004年亞洲存儲器選用情況3.2存儲設備組織3.2.1存儲器的結構3.2.2嵌入式系統存儲器子系統3.2.3S3C44B0x的存儲分配3.2.1存儲器的結構存儲矩陣MM（MemoryMatrix）由bit排列而成尋址系統（AddressingSystem）存儲地址寄存器、地址譯碼器、地址驅動器讀寫系統（Read/WriteSystem）存儲緩沖寄存器、讀寫線路時序控制線路（SequentialControlCircuit）控制器、門電路、延遲線3.2.1存儲器的結構（續）3.2.1存儲器的結構（續）容量和字寬——64KX32總容量決定于容量和字寬選擇正確字寬的存儲器與嵌入式系統相連接存儲器的擴容擴展地址對地址高位進行譯碼，形成片選由于負載增加總線速度變慢——加入總線緩沖器擴展字寬同型芯片拼接，形成較大的字寬同樣有速度問題3.2.1存儲器的結構（續）地址譯碼擴展3.2.1存儲器的結構（續）3.2.2嵌入式系統存儲器子系統與通用計算機并無本質區別，但有自身特點存儲密度要求功耗要求片內集成存儲器——徹底拋棄片外存儲器一般焊接在板子上，較少采用內存條4.2.2嵌入式系統存儲器子系統（續）存儲空間分配嵌入式系統一般具有多種類型存儲器支持多種存儲器擴展接口靈活、可配置3.2.3S3C44B0x的存儲分配一共有8個BankBank0~Bank5可接ROM（Flash）、SRAM存儲器Bank6~Bank7可接FPM/EDO/SDRAM存儲器支持兩種端格式的存儲器Big/LittleENDIAN如何支持多種存儲器字寬的引導ROM？OM引腳，外部連接決定引導ROM的字寬OM[1：0]：00：8位；01：16位；10：32位；11:TEST如何支持多種存儲器字寬的其他存儲器？在引導ROM里對其他存儲器進行配置S3C44B0微控制器片內集成存儲控制器S3C44B0存儲空間分配3.3存儲器時序4.3.1數字信號的三種狀態4.3.2時序轉換4.3.3建立/保持時間4.3.4存儲器時序3.3.1數字信號的三種狀態高電平（邏輯1——理論5/3.3V）低電平（邏輯0——理論0V）高阻態（三態——斷開）3.3.2時序轉換時序轉換狀態轉換3.3.2時序轉換（續）時序轉換狀態轉換3.3.2時序轉換（續）時序轉換狀態轉換3.3.3建立/保持時間時鐘信號4.3.3建立/保持時間（續）鎖存器與觸發器觸發器沒有別的控制信號，在每一個時鐘的正邊沿對q信號進行采集并延遲后輸出為q’。3.3.3建立/保持時間（續）建立時間在時鐘信號邊沿到來之前，數據信號必須提前一段時間保持穩定有效保持時間在時鐘信號邊沿到來之后，數據信號必須在隨后的一段時間內保持穩定有效所有數據信號在時鐘信號邊沿（觸發器采集）前后一段時間內必須滿足建立/保持時間的要求性能和魯棒性的折中3.3.3建立/保持時間（續）3.3.4存儲器時序（timing）時序圖設備之間輸入輸出信號的表示方法體現了設備之間輸入輸出信號的關系實質表明什么時候一個信號需要確認，什么時候從設備得到一個期望的響應要求時序信號必須兼容，否則需要添加額外的電路3.3.4存儲器時序（續）某存儲器時序圖示例3.3.4存儲器時序（續）訪存時序配合存控發出的信號要滿足存儲器的時序要求存儲器返回的信號要滿足存控的時序要求1、滿足存儲器的時序要求，則時鐘周期T例：單周期訪問，計算時鐘頻率，主設備要求建立時間大于40ns，保持時間大于6ns。2、滿足處理器（存控）的建立時間，則時鐘周期T3、所以最小時鐘周期T為4、滿足處理器（存控）的保持時間操作時序——存儲系統設計的一個重點處理器發出的讀寫信號時序必須和外接的存儲器嚴格配合（匹配操作時序）地址、數據以及各個控制信號必須要滿足存儲芯片手冊規定的時序要求（信號寬度或者建立/保持時間）舉例4應用設計（續）存儲器時序參數存控時序參數2滿足存控的建立時間（時鐘周期=20ns）3滿足存控的保持時間（時鐘周期=20ns）1滿足存儲器的時序要求（時鐘周期=20ns）4所以最小Tacc為3.4.1SRAM接口1、概述2、SRAM的操作時序1、概述特點速度快、存儲密度較小、成本高、易失性存儲器SRAM的接口和使用簡單總線數據總線——8/16/32位地址總線——1k~1M級控制總線——大多是低電平有效2、SRAM的操作時序讀操作首先將地址送到地址線上，保持不變然后置片選CS#和讀使能OE#有效，此時開始讀操作經過一定的延遲，指定地址的數據將出現在存儲芯片的數據總線上，主機（存控）可以讀取該數據在整個讀周期里，寫使能WE#保持為1（無效）對于讀操作，需要注意的是地址和控制信號必須滿足存儲器的時序要求（信號寬度或者建立/保持時間），讀出的數據要滿足存控的建立/保持時間，否則會導致數據讀錯誤2、SRAM的操作時序（續）SRAM讀操作時序圖2、SRAM的操作時序（續）寫操作首先將地址和數據送到總線上，保持不變然后置片選CS#和寫使能WE#有效，此時開始寫操作經過一定的延遲，數據可靠寫入指定地址存儲單元在整個寫周期里，讀使能OE#保持為1（無效）對于寫操作，需要注意的是地址、數據和控制信號都必須滿足存儲器的時序要求（信號寬度或者建立/保持時間），否則會導致數據寫錯誤2、SRAM的操作時序（續）3.4.2DRAM接口1、概述2、DRAM的操作3、SDRAM存儲芯片1、概述DRAM接口比較復雜優點：單位空間存儲容量大和單位存儲成本較低缺點：地址復用（行列地址）、動態刷新接口信號數據總線：與存儲器的字長相等，常見16位和32位地址總線：與存儲器的字深度有關，分行列地址控制信號：讀寫信號、行列選通、片選、時鐘1、概述（續）2、DRAM的操作DRAM尋址需要兩個過程CPU首先將行地址（高位地址部分）置于地址線，然后將RAS#引腳置0，在RAS#信號的下降沿，存儲器將行地址值鎖存CPU再將列地址（低位地址部分）置于地址線，然后將CAS#引腳置0，在CAS#信號的下降沿，存儲器將列地址值鎖存上述兩步操作完成一個地址輸入并確定了一個存儲單元，此時再通過數據總線對該單元數據進行讀寫操作2、DRAM的操作（續）3

SDRAM存儲器芯片HY57V6416204M×16容量的SDRAM單3.3V供電所有的引腳均兼容LVTTL電平所有的輸入/輸出均是在系統時鐘上升沿有效刷新時間64ms，4096個刷新周期刷新周期寬度的計算，一次刷新一行3.4.3Flash1概述2

Flash的操作1概述主要目標是替代EEPROM存儲容量大讀取速度快成本低保護機制不足之處必須先擦除后寫入擦寫速度較慢必須以Block方式寫入1概述（續）NORFlash——英特爾所發展的架構隨機讀取任意單元的內容，讀取速度較快，寫入和擦除速度較低，可在單位塊上直接進行數據的讀寫應用程序可以直接在Flash內運行常用于BIOS存儲器和微控制器的內部程序存儲器等NANDF