計算機組成與結構主存儲器文檔

計算機組成與結構主存儲器ppt基本概念：總線總線連接方式:是現代計算機(尤為微,小型機)采用的方式總線:是一簇由并行導線組成的傳遞信息的公共通路.總線的三種類型:數據總線——用于傳輸數據地址總線——用于傳輸內存存儲單元地址控制總線——用于傳輸控制信號總線的任務:在計算機各部件間起溝通信息的作用.CPU存儲器I/O1I/O2I/On……控制總線地址總線數據總線計算機組成與結構總線的物理表現形式：由直接印刷在電路板上的導線和安裝在電路板上的各種插槽組成.其它部件以插件板形式插裝在插槽上.總線技術現已成為現代計算機技術中的一個重要分支.計算機組成與結構按信號的作用，總線分為三類：地址總線、數據總線、控制總線存儲器I/O接口輸入設備I/O接口數據總線DB控制總線CB地址總線AB輸出設備CPU計算機組成與結構地址總線AB(AddressBus)：單向用來傳送CPU輸出的地址信號，確定被訪問的存儲單元、I/O端口。存儲器I/O接口輸入設備I/O接口數據總線DB控制總線CB地址總線AB輸出設備CPU計算機組成與結構地址總線的條數決定CPU的尋址能力。（存儲器容量）10根→21010241K20根→2201024K1M32根→232

22

×2304G36根→23626

×23064G計算機組成與結構數據總線DB(DataBus)：雙向用來在CPU與存儲器、I/O接口之間進行數據傳送。存儲器I/O接口輸入設備I/O接口數據總線DB控制總線CB地址總線AB輸出設備CPU計算機組成與結構數據總線的條數（寬度）決定一次可最多傳送數據的寬度。（存儲器字長）8根→一次傳送8位16根→一次傳送16位32根→一次傳送32位64根→一次傳送64位計算機組成與結構控制總線CB(ControlBus)：用于傳送各種控制信號。存儲器I/O接口輸入設備I/O接口數據總線DB控制總線CB地址總線AB輸出設備CPU

有的是CPU發出，如讀控制信號、寫控制信號；有的是發向CPU，如外設向CPU發出的中斷申請信號。計算機組成與結構1.位(bit)2.字節(Byte)3.字和字長(word)4.位編號5.指令、指令系統和程序6.寄存器7.譯碼器有關術語計算機組成與結構1.位(bit)

指計算機能表示的最基本最小的單位在計算機中采用二進制表示數據和指令，故：位就是一個二進制位，有兩種狀態，“0”和“1”2.字節(Byte)相鄰的8位二進制數稱為一個字節1Byte=8bit如：1100001101010111計算機組成與結構3．字和字長字長是每一個字所包含的二進制位數。常與CPU內部的寄存器、運算裝置、總線寬度一致字是CPU內部進行數據處理的基本單位。計算機組成與結構例某CPU內含8位運算器，則：參加運算的數及結果均以8位表示,最高位產生的進位或借位在8位運算器中不保存，而將其保存到標志寄存器中10110101被加數8位

+10001111加數8位進位111111101000100和8位PSW標志寄存器運算器標志寄存器運算器被加數加數和進位計算機組成與結構字長是衡量CPU工作性能的一個重要參數。不同類型的CPU有不同的字長。如:Intel4004是4位

8080是8位

8088/8086/80286是16位

80386/80486、Pentium是32位10101100011001011001100001000011被加數

+11000011110000110001010101011000加數進位11111111111101110000001010001010110110011011和

4位8次8位4次16位2次32位1次計算機組成與結構4.位編號為便于描述，對字節,字和雙字中的各位進行編號。從低位開始，從右到左依次為0、1、2．．．←編號7654321010100010D7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0字節數據Data地址Address計算機組成與結構D0D7D15D8158101010101010101070A0A7A15A8字的編號為15~0計算機組成與結構5.指令、指令系統和程序一個CPU能執行什么操作，是工程人員設計和制造好的，是固定的，用戶不能改變。指令是CPU能執行的一個基本操作。如：取數、加、減、乘、除、存數等指令系統是CPU所能執行的全部操作。不同的CPU，其指令系統不同。程序是用戶在使用計算機時，為要解決的問題，用一條條指令編寫的指令的序列。構成程序的指令在存儲器中一般都是順序存放，要破壞這種順序性，必須由轉移指令操作。

計算機組成與結構6．寄存器

寄存器是用來存放數據和指令的一種基本邏輯部件。根據存放信息的不同，有指令寄存器、數據寄存器、地址寄存器等。標志寄存器地址總線AB數據總線DB控制總線CB指令寄存器數據寄存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運算器IPCPU結構示意圖計算機組成與結構7．譯碼器譯碼器是將輸入代碼轉換成相應輸出信號的邏輯電路。指令是CPU能執行的一個基本操作;CPU的設計者對CPU的所有指令進行編碼;用戶用編碼形式的指令進行編程，程序存放在內存中;CPU從內存取來編碼形式的指令,對指令進行譯碼，發出執行該指令功能所需的信號計算機組成與結構第四章主存儲器主存儲器的中心地位存儲器是計算機系統的重要組成部分，用它來存放程序和數據。計算機組成與結構主存儲器一般通過存儲總線與外部連接，如下圖所示。存儲總線由數據總線、地址總線和控制總線三部分組成。

數據總線的寬度（總線的線數）實際上就是存儲器的字長，例如，在以字節為訪問單位的存儲器中，數據總線的寬度為8位。目前，一般通用計算機系統的數據總線寬度為64位或128位，甚至更寬。圖主存儲器與外部的連接主存儲器與外部的連接

地址總線的寬度由存儲器的存儲容量決定。如果存儲器的容量為S，則地址總線的寬度為,例如，存儲器的容量S＝256M，則存儲器的地址總線應該為28位。主機內存計算機組成與結構4.2存儲器的分類—按功能分類主存儲器：和CPU直接交換信息。輔助存儲器：外存儲器。主存速度快、容量小、每位的價格高；輔存速度慢、容量大、每位價格低。緩沖存儲器：用于兩個速度不同的部件之間，起到緩沖作用。計算機組成與結構RAM（易失性）ROM(非易失性）靜態存儲器SRAM依靠雙穩態電路內部交叉反饋的機制存儲信息，只要不斷電，信息是不會丟失的。速度快，容量小，功耗大，作CACHE。動態存儲器DRAM依靠電容存儲電荷的原理存儲信息。功耗較小,容量大,速度較慢,作內存。掩膜式ROM（MROM）PROMEPROME2PROMFLASHMEMORY(快擦除）4.2存儲器的分類—按存取方式分

非易失性半導體存儲器

1.只讀存儲器（ROM）掩模式ROM由芯片制造商在制造時寫入內容，以后只能讀而不能再寫入。其基本存儲原理是以元件的“有／無”來表示該存儲單元的信息（“1”或“0”），可以用二極管或晶體管作為元件，其存儲內容是不會改變的。2.可編程序的只讀存儲器（PROM）PROM可由用戶根據自己的需要來確定ROM中的內容，常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為“1”或“0”。剛出廠的產品，其熔絲是全部接通的。根據需要斷開某些單元的熔絲（寫入）。顯而易見，斷開后的熔絲是不能再接通了，因而是一次性寫入的存儲器。掉電后不會影響其所存儲的內容。3．可擦可編程序的只讀存儲器（EPROM）為了能修改ROM中的內容，出現了EPROM。4.可電擦可編程序只讀存儲器（E2PROM）

E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復改寫的次數有限制（因氧化層被磨損），一般為10萬次。其讀寫操作可按每個位或每個字節進行，類似于SRAM，但每字節的寫入周期要幾毫秒，比SRAM長得多。E2PROM每個存儲單元采則2個晶體管。其柵極氧化層具有電擦除功能。EEPROM能夠通過電信號直接實現讀或寫，而且斷電之后能夠保存數據，那么它能否代替RAM呢？答案是否定的。主要原因有兩個：一是EEPROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個原因是EEPROM的擦除次數是有限的，一般在幾萬次。5.快擦除讀寫存儲器（FlashMemory）F1ashMemory是在EPROM與E2PROM基礎上發展起來的。閃速存儲器（flashmemory）也是依靠電信號擦除的，可以寫成FlashEPROM。與EEPROM相比，FlashEPROM具有存儲容量大，價格便宜，功耗低等優點，但是，它只能以塊為單位擦除。

目前，FlashEPROM被大量用做存儲卡和硅盤等，在不久的將來，很有可能代替磁盤存儲器。在只讀存儲器中，最簡單，也是最便宜的是掩模ROM，簡稱為MROM（maskprogrammableROM）。MROM中所存儲的數據只能由生產廠家在生產芯片的過程中寫入，用戶無法改寫。EPROM（ErasablePROM）不僅可以由用戶寫入程序或數據，而且允許擦除已經寫入的內容。就象用鉛筆在紙上寫了字之后，能夠用橡皮完全擦干凈，又恢復成一張白紙。還有一種EPROM，它不用紫外線來擦除，直接用電信號來擦除數據，稱為EEPROM（ElectricityErasablePROM），或寫作E2PROM。

EEPROM的價格通常要比EPROM貴，使用起來實際上比EPROM方便，它可以按單個字節擦除。如果把編程和擦除電路都做在機器內，就不需要象EPROM那樣反復插拔芯片了。

EEPROM能夠通過電信號直接實現讀或寫，而且斷電之后能夠保存數據，那么它能否代替RAM呢？答案是否定的。主要原因有兩個：一是EEPROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個原因是EEPROM的擦除次數是有限的，一般在幾萬次。上述5種ROM的特性總結如下表。主存容量計算機可尋址的最小單位是一個存儲字一個存儲字所包括的二進制位數稱為字長一個字節為8個二進制位一個字可以由若干字節組成有些計算機可以按“字節”尋址,這種機器稱為“字節可尋址”計算機主存容量=主存儲器存儲單元總數×存儲字長（以字或字節為單位）

4.3主存儲器的主要技術指標計算機組成與結構存儲容量（MemoryCapacity）是指主存能存放二進制代碼的總數，即：

存儲容量＝存儲單元個數×存儲字長

它的容量也可用字節總數來表示，即：

存儲容量＝存儲單元個數×存儲字長／8表示存儲器容量的單位主要有字節（Byte），簡寫為B；位（bit），簡寫為b；字（Word），簡寫為W。其中，最常用的單位是字節B，一個字節由8位組成，即1B＝8b。計算機組成與結構因為存儲器的容量一般都很大，因此，要用千（Kilo）、兆（Mega）、千兆（Giga）、兆兆（Tera）等單位來表示。由于存儲器的地址是按二進制編寫的，因此，上述表示單位與通常十進制中的有所不同，可以看表4.1。計算機組成與結構表4.1存儲容量的表示單位單位名稱常規十進制表示存儲器容量表示K（Kilo）1K＝103＝1000

1K＝210＝1024M（Mega）

1M＝106＝103K

1M＝220＝210K＝1048576

G（Giga）

1G＝109＝106M

1G＝230＝210M＝1073741824

T（Tera）1T＝1012＝109G1T＝240＝210G＝1099511627776計算機組成與結構

4.3主存儲器的主要技術指標速度指標：存取時間和存儲周期、存儲器的帶寬。存取時間：指從啟動一次存儲器操作(讀或寫)到完成該操作所需的全部時間。讀出時間：從存儲器接收到有效地址開始，到產生有效輸出所需的全部時間。寫入時間：從存儲器接收到有效地址開始,到數據寫入被選中單元所需的全部時間。計算機組成與結構存儲周期：指連續啟動兩次獨立的操作（如兩次讀操作）所需間隔的最小時間。通常大于存取時間。存儲器的帶寬：它表示每秒從存儲器進出信息的最大數量，單位可用字/秒或字節/秒或位/秒表示。例：存取周期為500ns，每個存取周期可訪問16位，則它的帶寬為

4.3主存存儲器的主要技術指標計算機組成與結構存儲器的帶寬決定了以存儲器為中心的機器可以獲得的信息傳輸速度，它是改善機器瓶頸的一個關鍵因素。為了提高存儲器的帶寬，可以采用以下措施：

①縮短存取周期；

②增加存儲字長，使每個周期訪問更多的二進制位；

③增加存儲體。

計算機組成與結構4.4主存儲器的基本操作

主存儲器的兩個基本操作：“讀”和“寫”。讀是從存儲器中取出數據，寫是將數據放入存儲器。完成這兩個操作，依賴CPU中的地址寄存器（AR）和數據寄存器（DR）。計算機組成與結構4.4主存的基本操作DRARCPU主存讀數據總線地址總線寫讀操作：CPU將AR中地址通過AB送入MAR，W/R=0，MDR通過DB送入DR寫操作：CPU將AR中地址通過AB送入MAR，W/R=1，DR通過DB送入MDR計算機組成與結構半導體存儲器RAM：隨機讀寫存儲器。能方便讀出和改寫信息，但失電后信息將不復存在。RAM常用作數據存儲器，暫存各種現場數據、運算結果和正在調試的程序。ROM：只讀存儲器。

工作時從ROM中讀出信息，不能隨意改寫。斷電后信息不會丟失。ROM常用作程序存儲器，存放已調試好的固定程序和常數。

計算機組成與結構靜態存儲器SRAM依靠雙穩態電路內部交叉反饋的機制存儲信息。速度快，容量小，功耗大，作CACHE動態存儲器DRAM依靠電容存儲電荷的原理存儲信息。功耗較小,容量大,速度較快,作內存。4.5隨機存儲器計算機組成與結構4.5.1靜態隨機存儲器－存儲單元T3T1T5T4T2T6Vcc位線1位線2字線組成：T1-T4組成雙穩態觸發器,T1,T2為放大管，T3,T4為負載管，T5,T6為開關控制管位線，完成讀/寫操作。字線，選擇存儲單元定義：“0”：T1導通，T2截止；“1”：T1截止，T2導通。計算機組成與結構T3T1T5T4T2T6Vcc位線1位線2字線字線加高電平，T5、T6導通，選中該單元。寫入：在位線1、位線2上分別加高、低電平，寫1/0。讀出：根據位線1、位線2上有無高、低電平，讀1/0。字線加低電平，T5、T6截止，該基本單元未選中，保持原狀態。4.5.1靜態隨機存儲器－工作原理計算機組成與結構

MOS靜態存儲器結構圖4.5.1靜態隨機存儲器－存儲芯片2114（1K×4）191018VccA7A8A9D0D1D2D3WEA6A5A4A3A0A1A2CSGND計算機組成與結構半導體存儲芯片的基本結構存儲矩陣譯碼驅動讀寫電路地址線片選線數據線讀/寫控制線計算機系統中的存儲器有許多芯片組成片選信號用來選擇這些存儲芯片。計算機組成與結構存儲芯片的譯碼驅動方式—線選法特點：用一根字選擇線（字線）直接選中一個存儲單元的各位（如一個字節）。這種方式結構簡單，但適于容量不大的存儲芯片。計算機組成與結構存儲芯片的譯碼驅動方式—重合法特點：被選單元有X、Y兩個方向的地址決定，因此叫重合法。當要構成1KX8字節的存儲器時，只需用8片上圖所示的芯片即可。計算機組成與結構

1.靜態存儲器（SRAM）1K×1靜態存儲器框圖X地址譯碼器字驅動器32×32存儲矩陣控制電路讀/寫電路Y地址譯碼0﹕310…31A0﹕A4A5…A9WECSDINDOUTCSWEDINDOUT操作方式H××LLLLLHLH×HLHDOUT未選寫“0”寫“1”讀計算機組成與結構讀周期：地址有效

CS有效

數據輸出

CS復位

地址撤銷只有當地址有效經tA后，且當片選有效經tCO后，數據才能穩定輸出。DOUTtRCtAtCOtCX數據有效數據穩定片選失效地址有效地址失效tOTDtOHAACS高阻4.5.1靜態隨機存儲器－時序計算機組成與結構寫周期：地址有效

CS有效WE有效數據有效WE撤銷

CS復位

地址撤銷計算機組成與結構DRAM靠電容存儲電荷的原理寄存信息。電容上有足夠多的電荷表示存“1”，電容上無電荷表示存“0”。電容上的電荷一般只能維持1~2ms。再生或刷新：必須在2ms內對其所有存儲單元恢復一次原狀態。4.5.2動態隨機存儲器計算機組成與結構單管MOS動態RAM讀出時，字線上的高電平使T導通，若電容Cs上有電荷，經T管在位線上產生電流，可視為讀出“1”。若Cs無電荷，則位線上無電流，可視為讀出“0”。讀操作結束時，Cs的電荷已泄放完畢，故是破壞性讀出，必須再生。寫入時，字線為高電平使T導通，若位線上為高電平，則經T管對Cs充電，使其存“1”；若位線為低電平，則Cs經T放點，使其無電荷而存“0”。位線字線TCs4.5.2動態隨機存儲器－工作原理計算機組成與結構單管動態RAM的特點：優點：結構簡單，管子少，功耗小，集成度高；缺點：電路狀態不穩定，由于漏電流存在，Cs上的電荷經一段時間后會泄放掉（約為幾毫秒）讀出信息時也會使Cs上電荷泄放，所以需加刷新電路，使Cs上信息再生。4.5.2動態隨機存儲器－特點計算機組成與結構(1)當數據從存儲器中讀出之后，存儲器中原來存放的數據就消失了。為了能夠在以后再次訪問這個存儲單元時還能夠讀出相同的數據，必須把剛剛讀出的數據重新寫入這個存儲單元，這一過程稱為重寫。

計算機組成與結構

(2)動態存儲器是依靠寄生電容存儲數據的，在寄生電容上存儲有電荷為保留，沒有存儲電荷為保存。由于存在有漏電阻，存儲在寄生電容上的電荷很快就會消失，只有定時對寄生電容充電，動態存儲器才能長時間保存數據，這種定時充電的過程稱為刷新（再生），刷新需要占用時間。

計算機組成與結構16K1動態存儲器框圖計算機組成與結構16K1動態存儲器框圖說明16K=214地址碼為14位，為了減少封裝引腳數，地址碼分兩批(每批7位)送至存儲器。先送行地址，后送列地址。計算機組成與結構216464K×118916GNDCASDoA6A3A4A5A7空閑/刷新DiWERASA0A2A1VccA7～A0（入）分時復用，提供16位地址。行地址選通RAS=0時A7～A0為行地址，列地址選通CAS=0時A7～A0為列地址1腳未用，或在新型號中用于片內自動刷新。4.5.2動態隨機存儲器－存儲芯片計算機組成與結構圖4.10動態存儲器RAS、CAS與Adr的相互關系下面介紹時序圖前，先介紹RAS，CAS與地址Adr的相互關系(圖4.10)。圖4.10

實現讀操作，各信號的時間關系應符合下面的要求。

☉行地址必須在RAS信號有效之前送到芯片的地址輸入端

☉CAS信號應滯后RAS一段時間，并滯后于列地址送到芯片地址輸入端的時間。

☉RAS、CAS應有足夠的寬度。

☉WE信號為高，并在CAS有效之前建立。4.5.2動態隨機存儲器－讀時序計算機組成與結構圖4.11讀工作方式的時序圖4.5.2動態隨機存儲器－寫時序

RAS與CAS之間的關系，以及它們與地址信息之間的關系和讀周期相同。

WE信號為低，并在CAS信號有效之前建立。

寫數據必須在CAS有效之前出現在Din端。計算機組成與結構目前，動態RAM的應用比靜態RAM要廣泛得多（主存），其原因是：（優點）DRAM集成度高（封裝尺寸小）DRAM的功耗僅為SRAM的1/6DRAM的價格僅為SRAM的1/4DRAM的缺點DRAM由于使用動態元件（電容），速度比SRAM低。DRAM內容需要再生，故需配置再生電路因此，容量不大的高速存儲器大多用靜態RAM實現，如高速緩存（Cache）。SRAM的存儲單元由雙穩態觸發器構成，它不需要刷新，讀出之后不需要重寫DRAM與SRAM的比較：計算機組成與結構各存儲器的主要應用：存儲器應用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache(高速緩沖存儲器)計算機主存固定程序，微程序控制器用戶自編程序，工業控制機或電器用戶編寫并可修改程序，產品試制階段試編程序IC卡上存儲器固態盤、IC卡計算機組成與結構4.7DRAM的研制與發展

1.同步DRAM（SDRAM）2.DDR（doubledatarate）SDRAM3.DDR2SDRAM4.DDR3

計算機組成與結構數字電路知識補充：字線與位線的每個交叉點都是一個存儲單元。交叉點的數目也就是存儲單元數。通常直接用存儲單元的數目表示存儲器的存儲量（或稱容量），并寫成“字線”ד位線”的形式，可以理解為地址線×數據線。地址線和數據線的位數共同反映存儲芯片的容量。如地址線為10根，數據線為4根，則芯片容量為210×4B＝4KB

計算機組成與結構4.8半導體存儲器組成與控制

存儲容量的擴展：當一片RAM存儲芯片不能滿足存儲容量需要時，就需要將若干片RAM存儲芯片組合起來，構成滿足存儲容量要求的存儲器。三種擴展方法：位擴展：增加存儲字長字擴展：增加存儲字的數量字位擴展存儲芯片的連接，主要完成三種線的連接地址線A0~An的連接數據線I/O0~I/On

或D0～Dn的連接控制線的連接，如片選CS、讀/寫WE4.8.1存儲容量的擴展計算機組成與結構僅在字長（位數）擴展，字數不做擴展。字數滿足要求，而位數不夠時，應采用位擴展。4.8.1存儲容量的擴展-位擴展法擴展條件：設目標容量為M*N位，存儲芯片容量m*n，M=m，N>n，則需要的存儲芯片片數為N/n。計算機組成與結構位擴展方法：連接方式是將多片存儲器的地址線、片選CS、讀寫控制端R／W相應并聯，數據端分別引出。計算機組成與結構例1：使用8K*1位的RAM構成8K*8位的存儲器。分三步：（1）使用8片8K*1的RAM芯片，每片有13根（A0~A12）地址線，1根（I/O）數據線（2）每片RAM的1位數據線分別接置數據總線的相應位（D0~D7）（3）將8片地址線的相應位（A0~A12）并聯后接至地址總線的相應位上。計算機組成與結構8I/O7I/O6I/O5I/O4I/O3I/O2I/O18k*1I/O地址總線A0~A12A0A12數據總線D0~D7D0D7例2：用4片256×1位的RAM擴展成256×4位的RAM的接線圖計算機組成與結構位擴展3位擴展小結：

1）地址的總位數不變，總存儲器字容量（字數量）不變。例如，芯片的地址線是A0～A13，存儲器的地址總線還是A0～A13。

2）數據線的位數增加，增加的數量等于各芯片位數之和。例如，共兩個芯片，每個芯片4位，總存儲器的數據總線是8位。

計算機組成與結構只在字向擴充，而位數不變。在RAM的數據位的位數足夠，而字數達不到要求時，需要進行字擴展。字數增加，地址線數就得相應增加。如256×8位RAM的地址線數為8條，而1024×8位RAM的地址線數為10條4.8.2存儲容量的擴展-字擴展法計算機組成與結構字擴展方法：將各芯片的地址線、數據線、讀寫控制線相應并聯，而由片選信號來區分各芯片的地址范圍。計算機組成與結構例1：用16K*8的存儲芯片組成64K*8位的存儲器。連接方法：使用字擴展法（1）使用4片16K*8的存儲芯片來組成（2）每片有地址端14根（A0~A13）,數據端8根D0~D7，及片選CS，寫允許WE等引腳（3）芯片數據端與數據總線D0~D7相連（4）地址總線的低位地址A0~A13與各芯片的14位地址端相連，兩位高位地址A14,A15經2-4譯碼器譯碼，4個輸出分別與4個片選端CS相連（5）系統總線的WE與各芯片的WE相連連接方式見下圖。4.8.2存儲容量的擴展-字擴展法CS16K*8WE、、、CS16K*8WE、、、CS16K*8WE、、、CS16K*8WE、、、A0A13WED0~D72:4譯碼器A15A143210地址片號A15A14A13A12A11…A1A0說明10000000…00111…11最低地址0000H最高地址3FFFH20101000…00111…11最低地址40000H最高地址7FFFH31010000..00111…11最低地址8000H最高地址0BFFFH41111000…00111…11最低地址0C000H最高地址0FFFFH4.8.2存儲容量的擴展-字擴展法計算機組成與結構例2：設有若干片256K×8位的SRAM芯片，問：

(1)構成2MB的存儲器需要多少塊SRAM芯片？

(2)該存儲器需要多少地址線？

(3)畫出該存儲器與CPU連接的結構圖，設CPU的接口信號有地址信號、數據信號、控制信號MREQ和WE。解：(1)該存儲器需要2048K/256K=8片SRAM芯片； (2)因為221=2048K，需要21條地址線。又218=256K，每個存儲芯片有18根地址線。這樣,高3位用于芯片選擇，低18位作為每個存儲器芯片的地址輸入。 (3)該存儲器與CPU連接的結構圖如下。字擴展小結：1）地址的總位數增加，總存儲器字容量增加。字容量增加等于各芯片字容量乘以芯片個數。例如，芯片的字容量是16K，4個芯片，總存儲器的字容量為4×16K=64K。2）數據線的位數不變，總存儲器的數據總線位數等于各芯片位數。例如，共4芯片，每個芯片8位，總存儲器的數據總線是8位。

假定存儲器的容量為M*N位，若使用L*K芯片（L<M,K<N），共需要（M/L）*(N/K)個存儲芯片，要在字與位同時擴展。連接方法：將N/K個芯片的的地址線、片選CS、讀寫控制端R／W相應并聯，數據端分別引出；同時，將M/L組芯片的地址線、數據線、讀寫控制線相應并聯，而由片選信號來區分各組芯片的地址范圍。高地址線經過譯碼器產生片選信號，分別用來控制M/L組芯片。4.8.3存儲容量的擴展-字、位同時擴展例1：用2114SRAM構成4K*8位的存儲器模塊，2114SRAM芯片是1K*4位芯片，有10根（A0~A7)地址端，4根（D0~D3）數據端。4.8.3存儲容量的擴展-字、位同時擴展計算機組成與結構字位擴展Ⅰ計算機組成與結構字位擴展例2：假設，用4M字×4位的存儲芯片組成16M×32位的主存儲器，則總共需要使用的芯片數目為32片。所有32個芯片構成一個二維存儲器陳列，芯片之間的連接關系如下圖所示。字位擴展例2：計算機組成與結構說明：字方向有4組，存儲容量擴大4倍。存儲器的低22位地址分別與所有32個芯片的22位地址連接，用最高的兩位地址A23A22經譯碼后產生的4個輸出信號控制4組芯片的片選信號。所有32個芯片的讀寫控制線全部連接在一起作為存儲器的讀寫控制線。由于每個芯片只有4位數據，因此，每組中必須用8個芯片來進行位擴展，總共得到4*8＝32位數據。每組中的32條數據線分別對應直接相連，構成主存儲器的32位數據。計算機組成與結構字位擴展小結：1）地址的總位數增加，總存儲器字容量增加。字容量增加等于各芯片字容量乘以芯片組數。（字擴展）例如，芯片的字容量是16K，4組芯片，總存儲器的字容量為4×16K=64K。2）數據線的位數增加，增加的數量等于用于位擴展的芯片位數之和。（位擴展）例如，每個芯片4位，2個芯片用于位擴展，總存儲器的數據總線是2×4=8位。

小結：存儲器與CPU的連接

存儲芯片與CPU芯片相連時，特別要注意它們片與片之間的地址線、數據線和控制線的連接。

(1)地址線的連接。存儲芯片容量不同，其地址線數也不同，而CPU的地址線數往往比存儲芯片的地址線數要多。通常總是將CPU地址線的低位與存儲芯片的地址線相連。CPU地址線的高位或作存儲芯片擴充時用，或作其他用法，如作片選信號等。例如，設CPU地址線為16位A15～A0，1K×4位的存儲芯片僅有10根地址線A9～A0，此時，可將CPU的低位地址A9～A0與存儲芯片地址線A9～A0相連。

(2)數據線的連接。CPU的數據線數與存儲芯片的數據線數也不一定相等。此時，必須對存儲芯片擴位，使其數據位數與CPU的數據線數相等。(3)讀/寫命令線的連接。CPU讀/寫命令線一般可直接與存儲芯片的讀/寫控制端相連，通常高電